XC6SLX45-2FGG484C XILINX FPGA, SPARTAN-6, 316/, FBGA-484

Descrição geral

A família Spartan®-6 fornece capacidades principais da integração de sistemas o mais baixo custo total para aplicações do volume alto. A família do treze-membro entrega as densidades expandidas que variam de 3.840 a 147.443 pilhas da lógica, com metade do consumo de potência de famílias espartanos precedentes, e uma conectividade mais rápida, mais detalhada. Construído em uma tecnologia de processamento madura do cobre da baixa potência de 45 nanômetro que entregue o equilíbrio ótimo do custo, do poder, e do desempenho, a família Spartan-6 oferece novo, uma lógica dos mais eficiente, duplo-registros 6 da entrada de consulta da tabela (LUT) e uma seleção rica de blocos incorporados do sistema-nível. Estes incluem 18 ram do bloco do Kb (2 x Kb 9), fatias da segunda geração DSP48A1, controladores da memória de SDRAM, blocos aumentados da gestão do pulso de disparo do misturado-modo, tecnologia de SelectIO™, blocos de série de alta velocidade poweroptimized do transceptor, blocos compatíveis do valor-limite do PCI Express®, modos avançados da gestão do poder do sistema-nível, auto-detectam opções de configuração, e a segurança aumentada do IP com proteção de AES e de ADN do dispositivo. Estas características fornecem uma alternativa programável barata aos produtos feitos sob encomenda de ASIC a acessibilidade inaudita. A oferta de Spartan-6 FPGAs a melhor solução para projetos da lógica do volume alto, consumidor-orientou projetos de DSP, e aplicações encaixadas custo-sensíveis. Spartan-6 FPGAs são a fundação programável do silicone para as plataformas visadas do projeto que entregam os componentes integrados do software e de hardware que permitem desenhistas de se centrar sobre a inovação assim que seu ciclo de desenvolvimento começar.

Sumário de características de Spartan-6 FPGA

• Família Spartan-6: • Spartan-6 LX FPGA: Lógica aperfeiçoada • Spartan-6 LXT FPGA: Conectividade de série de alta velocidade • Projetado para o baixo custo • Blocos integrados eficientes múltiplos • Seleção aperfeiçoada de padrões do I/O • Almofadas desconcertadas • Pacotes fio-ligados plásticos do volume alto • Baixa estática e poder dinâmico • processo de 45 nanômetro aperfeiçoado para o custo e a baixa potência • Hibernar o modo do poder-para baixo para o poder zero • Suspenda o modo mantém o estado e a configuração com o multi-pino de alerta, realce do controle • tensão do núcleo do Baixo-poder 1.0V (LX FPGAs, -1L únicos) • Tensão do núcleo do elevado desempenho 1.2V (LX e LXT FPGAs, -2, -3, e categorias da velocidade de -3N) • Multi-tensão, bancos da relação de SelectIO™ do multi-padrão • Taxa de transferência de dados de até 1.080 Mb/s pelo I/O diferencial • Movimentação selecionável da saída, até 24 miliampères pelo pino • 3.3V aos padrões e aos protocolos do I/O 1.2V • Relações da memória barata de HSTL e de SSTL • Conformidade quente da troca • O I/O ajustável massacrou taxas para melhorar a integridade de sinal • Transceptores de série de alta velocidade de GTP no LXT FPGAs • Até 3,2 Gb/s • Incluir das relações de alta velocidade: Serial ATA, Aurora, ethernet 1G, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort, e XAUI • Bloco integrado do valor-limite para os projetos de PCI Express (LXT) • Apoio de tecnologia barato de PCI® compatível com os 33 megahertz, 32 - e especificação 64-bit. • Fatias DSP48A1 eficientes • Tratamento dos sinais de capacidade elevada da aritmética e • Rapidamente multiplicador 18 x 18 e acumulador mordido 48 • Capacidade de canalização e de conexão em cascata • Pre-adicionador para ajudar a aplicações do filtro • Blocos integrados do controlador da memória • Apoio da RDA, do DDR2, do DDR3, e do LPDDR • Taxas de dados até 800 Mb/s (largura de banda do pico de 12,8 Gb/s) • estrutura do ônibus do Multi-porto com o FIFO independente para reduzir edições do sincronismo do projeto • Recursos abundantes da lógica com capacidade aumentada da lógica • Registro de deslocamento opcional ou apoio distribuído de RAM • 6 entrada eficiente LUTs para melhorar o desempenho e minimizar o poder • LUT com flip-flops duplos para aplicações céntricas do encanamento • Bloco RAM com uma vasta gama de granulosidade • O bloco rápido RAM com byte para escrever permite • 18 blocos do Kb que podem opcionalmente ser programados como duas 9 ram independentes do bloco do Kb • Telha da gestão do pulso de disparo (CMT) para o desempenho aumentado • Cronometrar de baixo nível de ruído, flexível • Os gerentes de pulso de disparo de Digitas (DCMs) eliminam a distorção do ciclo do enviesamento e de dever do pulso de disparo • Laços Fase-fechados (PLLs) para cronometrar do baixo-tremor • Síntese da frequência com multiplicação, divisão, e o deslocador simultâneos • Dezesseis redes globais do pulso de disparo do baixo-enviesamento • A configuração simplificada, apoia os padrões baratos • o pino 2 auto-detecta a configuração • SPI da terceira largo (até x4) e NEM apoio instantâneo • Flash rico da plataforma de Xilinx da característica com JTAG • Apoio de MultiBoot para a elevação remota com bitstreams múltiplos, usando a proteção do cão de guarda • Segurança aumentada para a proteção do projeto • Identificador original do ADN do dispositivo para a autenticação do projeto • Criptografia do bitstream de AES nos dispositivos maiores • Processamento encaixado mais rápido com custo aumentado, baixo, processador macio de MicroBlaze™ • Projetos líder de mercado do IP e da referência